PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-061643

(43) Date of publication of application: 12.03.1993

(51)Int.CI.

G06F 7/50

(21)Application number: 03-222833

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

03.09.1991

(72)Inventor: TSUJIHASHI YOSHIKI

MATSUMOTO TAKASHI


(54) CARRY LOOK-AHEAD ADDER

(57)Abstract:

PURPOSE: To speed up carry propagation in an adder

using a carry look-ahead system.

CONSTITUTION: The carry look-ahead system is hierarchically used for plural adders (ADDs) 1a-0, 1a-1... each of which forms a sum output, a carry forming signal and a carry propagation signal from two input signals to be added and a carry-in signal from a lower digit, plural carry formation/propagation signal forming circuits (4GPs) 1c-0, 1c-1... for inputting carry forming signals and carry propagation signals formed from respective ADDs and forming carry formation signals and carry propagation signals corresponding to plural bits and plural carry by-pass circuits (CLAs) 1b-0, 1b-1... for forming carry-out signals to upper digits from respective carry formation signals, carry propagation signals and carry-in signals from respective lower digits and the value of the initial CLA is constituted so as to be minimum in all the CLAs excluding the final CLA.



LEGAL STATUS

[Date of request for examination]

14.11.1995

[Date of sending the examiner's decision of

07.04.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-61643

(43)公開日 平成5年(1993)3月12日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 7/50

G 9291-5B

審査請求 未請求 請求項の数2(全 9 頁)

(21)出願番号

特願平3-222833

(22)出願日

平成3年(1991)9月3日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 辻橋 良樹

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機 株式会社カスタム・エル・エス・アイ設計

技術開発センター内

(72)発明者 松本 尚

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機

株式会社カスタム・エル・エス・アイ設計

技術開発センター内

(74)代理人 弁理士 高田 守 (外1名)


(54)【発明の名称】 キャリールツクアヘッド加算器

(57)【 要約】

(修正有)

【 目的】 キャリールックアヘッド 方式を用いる加算器 において、キャリ 一伝搬をより 高速化する。

【 構成】 加算対象である2 組の入力信号と、下位桁か らのキャリーイン信号とから、和出力と、キャリー生成 信号と、キャリー伝搬信号とを生成する複数の加算器 (A DD) 1a-0, 1a-1 …に対して、それぞれが生成するキャリ 一生成信号と、キャリ 一伝搬信号とを入力とし、複数ビ ット 分のキャリ 一生成信号とキャリ 一伝搬信号とを生成 する複数のキャリー生成/伝搬信号生成回路 (4GP) 1c-0, 1c-1 …と、それぞれがキャリ 一生成信号と、キャリー 伝搬信号と、下位桁からのキャリーイン信号とから、上 位桁へのキャリーアウト 信号を生成する複数のキャリー バイパス回路 (4CLA) 1b-0, 1b-1…とでキャリールックア ヘッド方式が階層的に用いられ、初段に位置するキャリ ーバイパス回路 (4CIA)の数が最終段を除く全てのキャリ ーバイパス回路 (4CLA)の中で最小となるように構成す る。



【特許請求の範囲】

【 請求項1 】 それぞれが加算対象である2 組のi ビットの入力信号と、下位桁からのキャリーイン信号とから、i ビットの和出力と、i ビットのキャリー生成信号と、i ビットのキャリー伝搬信号とを生成する複数の第1の演算回路と、

それぞれが前記各第1の演算回路が生成するi ビットのキャリー生成信号と、i ビットのキャリー伝搬信号とを入力とし、i ビット分のキャリー生成信号とi ビット分のキャリー伝搬信号とを生成する複数の第2の演算回路 10と、

それぞれが,ビットのキャリー生成信号と、,ビットのキャリー伝搬信号と、下位桁からのキャリーイン信号とから、上位桁へのキャリーアウト信号を生成する複数の第3の演算回路とを備えたキャリールックアヘッド加算器において、

前記複数の第3の演算回路は、

相互に入力のビット 数i が異なり、且つ共通のキャリーイン信号が与えられる複数のグループを構成し、

各グループ内の最大の入力ビット数の第3の演算回路の 20 キャリーアウト信号が上位桁側のグループのキャリーイン信号として順次与えられ、

最下位桁側に位置するグループを構成する第3の演算回路の数が最上位桁側を除く他の全てのグループ中で最小となるようにキャリーイン信号が与えられていることを特徴とするキャリールックアヘッド加算器。

【 請求項2 】 最下位桁側に位置するグループを構成する第3 の演算回路の数が1 であることを特徴とする請求項1 に記載のキャリールックアヘッド 加算器。

【発明の詳細な説明】

[0001]

【 産業上の利用分野】本発明は2 値ディジタル算術演算器であるキャリールックアヘッド 加算器に関し、更に詳述すれば、階層的にキャリールックアヘッド 方式を用いたキャリールックアヘッド 加算器におけるキャリー伝搬の改良に関する。

[0002]

【 従来の技術】マルチプロセッサ、DSP(ディジタルシグナルプロセッサ)等の演算部の中枢はディジタルデータの加算機能により構成されている。代表的なディジタル 40 加算器としてリップル (ripple)加算器が知られている。以下にまずリップル加算器について説明する。

【 0003】リップル加算器は1ビット全加算器にて構成される。全加算器は、加算対象である二つの数と下位桁からのキャリーインとを加算し、和とキャリーアウトとを出力する。全加算器のキャリーアウトは、隣合う上位桁のキャリーインとして機能するので、n個の全加算器をそれぞれ隣合う下位桁のキャリーアウトと上位桁のキャリーインとを順次接続すれば、nビットのリップル加算器を構成することが出来る。

2

【 0004】しかし、リップル加算器においては、ある桁の加算を行う前にその下位桁のキャリーが確定している必要があるため、演算実行時間は加算対象の数の桁数に比例する。従って、近年の処理ビット数の増大、即ち8ビットから16ビットへ、更に32ビットへの処理ビット数の増大に伴って、演算処理時間が長大化するという問題が生じつつある。

【 0005】このような問題の解決を目的として、キャリールックアヘッド方式の加算器が開発されている。代表的なキャリールックアヘッド回路は、加算されるべき所定数のビットを調べることにより、各ビットを加算して和を算出する前にキャリーアウトを発生する。従って、代表的なキャリールックアヘッド方式による加算器は、一対の4ビットをまとめて1グループとし、各グループにおける和を出力する前に次のグループへのキャリーアウトを供給する。即ち、キャリールックアヘッド方式による加算器は、全てのビットに亙ってキャリーが伝搬する際のゲート段数を低減することにより、演算実行時間の短縮を図っている。

【 0006】以下、従来の加算器のキャリー伝搬について図面を参照して説明する。

【 0007】図1は32ビットリップルキャリー加算器の 従来の構成例を示すブロック図である。

【 0008】図1において、参照符号4a-0, 4a-1…4a-3 1 はそれぞれ1ビットの全加算器 (FA)を示している。これらの全加算器4a-0, 4a-1…4a-31により、キャリーインと共に加算対象である二つの32ビットの数a及びbを加算し、和及びキャリーアウトを生成する。たとえば、最下位ビットである0ビット目の全加算器4a-0は、キャ30 リーインcoと加算対象である32ビット数a及びbの0ビット目aoboを入力し、和の0ビット目soと、1ビット目へのキャリーc」とを生成する。

【 0009 】 同様の処理が1 ビット 目の全加算器 4a-1でも行われる。即ち、1 ビット 目の全加算器 4a-1は、キャリーインc 1. 加算対象である32ビット 数の1 ビット 目a 1 及び32ビット 数b の1 ビット目b 1 を入力し、和の1 ビット目s 1 と2 ビット目へのキャリーc 2 とを生成する。

【 0010】以下、同様の処理が2ビット目から31ビット目までの各全加算器4a-2,4a-3…4a-31で順次反復されることにより、加算対象である32ビット数aと同じくbとの加算が実行される。

【 0011】以上のように、32ビットリップルキャリー加算器の場合には、逐次32回のキャリー伝搬が発生するため、1回のキャリー伝搬に要する時間の32倍の時間が経過した後にキャリーc32が生成される。

【 0012】図2はキャリールックアヘッド方式の32ビット加算器の従来の構成例を示すブロック図である。

【 0 0 1 3 】 図2 において、参照符号5a-0, 5a-1…5a-7 はいずれも4 ビット 加算器 (ADD) を示している。これら

の各4 ビット 加算器 (ADD) 5a-0, 5a-1 …5a-7により、キャリーインと共に加算対象である二つの4 ビット 数a 及 ひb を加算し、4 ビットのキャリー生成信号G、4 ビットのキャリー伝搬信号P 及び4 ビットの和s を生成する。

【 0 0 1 4 】 参照符号5b-0, 5b-1…5b-7は4 ビットキャリーバイパス回路 (4CIA)を示している。これらの各4 ビットキャリーバイパス回路 (4CIA)5b-0, 5b-1…5b-7により、前段からのキャリーイン c 0 , c 4 …c 28と各4 ビット加算器 (ADD)5a-0, 5a-1…5a-7の4 ビットのキャリー生成信号G 0-3, G 4-7 …G 28-31 及び4 ビットのキャリー伝搬信号P 0-3, P 4-7 …P 28+31 とから4 ビットの上位桁へのキャリーアウト c 4 , c 8 …c 32が生成される。

*の内部では以下の論理式(1),(2),(3),(4)に基づいて 演算が実行される。

【 0020】また、各4 ビットキャリーバイパス回路 (4 ※【 0021】 CIA)5b-0,5b-1…5b-7の内部では以下の論理式 (5), (6), 20 【 数5】

(7) に基づいて演算が実行されている。

[0022]

$$G_{(n-n+3)} = G_{n+3} + P_{n+3} \cdot G_{n+2} + P_{n+3} \cdot P_{n+2} + G_{n+1} + P_{n+3} \cdot P_{n+2} \cdot P_{n+1} \cdot G_n \qquad \cdots (5)$$

$$P_{(n-n+3)} = P_{n+3} \cdot P_{n+2} \cdot P_{n+1} \cdot P_n \qquad \cdots (6)$$

[0023]
$$c_{n+4} = G_{(n-n+3)} + P_{(n-n+3)} \cdot c_n$$
 ...(7)

【 0 0 2 4 】上記式 (5), (6), (7) において、G (n-n+3) 及びP (n-n+3) はそれぞれ4 ビット 分のキャリ 一生成信号及びキャリ 一伝搬信号である。このよう な論 理式を実現するための回路構成としては既に種々の回路が提案されている。

【 0 0 2 5 】ところで上述の論理式において、キャリー生成信号G及びキャリー伝搬信号Pは加算対象である数a及びbのみに依存しており、全ての桁において並列に実行可能である。従って、キャリー伝搬は各4ビットそ40れぞれについて1回であり、coからc32までのキャリーの伝搬遅延時間は、リップル加算器の場合の約1/4に短縮される。但しより正確には、二つの32ビット数a及びbとキャリーインcoとが同時に入力された場合のクリティカルパスは、最下位の4ビット加算器(ADD)5a-0へのa,b入力から他の全ての4ビット加算器(ADD)5a-1,5a-2…5a-7を信号が通過するパスである。これは、c4を生成する4ビットキャリーバイパス回路(4CIA)5b-0への入力Go-3及びPo-3がcoよりも遅いためである。

【 0026】図3 は階層的にキャリールックアヘッド方式を用いた32ビット加算器の従来の構成を示すブロック図である。

【 0 0 2 7 】図3 において、参照符号 6a-0, 6a-1…6a-7 はいずれも 4 ビット 加算器 (ADD) である。これらの各4 ビット 加算器 (ADD) 6a-0, 6a-1 …6a-7はそれぞれ、キャリーインc(co.c4 …c28) と 共に加算対象である二つの4 ビット 数a(a 0-3, a 4-7 …a 28-32) 及びb(b 0-3, b 4-7 …b 28-32) を加算し、4 ビットのキャリー生成信号G(Go-3, G4-7 …G28-32), 4 ビットのキャリー伝搬信号P(P 0-3, P 4-7 …P 28-32) 及び 4 ビットの和s(s 0-3, s 4-7 …s 28-32) を生成する。

【 0028】参照符号6c-0, 6c-1…6c-7はキャリールックアヘッド1 階層目の回路である4 ビット分のキャリー生成/伝搬信号生成回路 (4GP) である。これらの各4 ビット分のキャリー生成/伝搬信号生成回路 (4GP)6c-0, 6 c-1 …6c-7はそれぞれ対応する4 ビット 加算器 (ADD)6a-0, 6a-1 …6a-7が生成した4 ビット のキャリー生成信号

G(G0-3, G4-7 …G28-32)と4ビットのキャリー伝 搬信号P(Po-3, P4-7 …P28-32)とから、4ビット 分のキャリ 一生成信号G() (G(0-3), G(4-7) …G (28-32)) と4 ビット 分のキャリ 一伝播信号P() (P (0-3), P(4-7) …P(28-32))とを生成する。

【 0029】また、参照符号6b-0, 6b-1…6b-7はキャリ ールックアヘッド2階層目の回路であるキャリーバイパ ス回路(1CIA, 2CIA, 3CIA, 4CIA, 1CIA, 2CIA, 3CIA, 4 CLA)である。

【 0030】各キャリーバイパス回路(1CIA, 2CIA, 3CL 10 A,4CIA)6b-0,6b-1,6b-2,6b-3にはキャリーイン信号 c o が入力され、それぞれ対応する4 ビット 分のキャリ 一生成/伝搬信号生成回路 (4GP) 6c-0, 6c-1, 6c-2, 6c -3及びそれより下位側のキャリー生成/伝搬信号生成回 路(4GP) 6c-0, 6c-1, 6c-2, 6c-3が生成した1ビット, 2ビット, 3ビット, 4ビットのキャリー生成信号G () (G(0-3), G(4-7), G(8-11), G(12-15))リー伝搬信号P() (P(0-3), P(4-7), P(8-11), P (12-15))とを入力としてキャリーをバイパスする。 【0031】また各キャリーバイパス回路 (1CIA, 2CIA, 20 3CIA, 4CIA)6b-4, 6b-5, 6b-6, 6b-7にはキャリーイン 信号c 16が入力され、それぞれ対応する4 ビット 分のキ *

 $G_{(0-3)} = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0$

 $[0035]P_{(0-3)} = P_3 \cdot P_2 \cdot P_1 \cdot P_0$ 【 0036】また、キャリ ールックアヘッド2 階層目の 回路であるキャリーバイパス回路 (1CLA) 6b-0では4 ビッ ト、同(2CIA)6b-1では8ビット、同(3CIA)6b-2では12ビ ット、同 (4CIA) 6b-3では16ビット それぞれ上位へのキャ※

キャリーバイパス回路 (1CLA) 6b-0では、 $[0037]c_4 = G_{(0-3)} + P_{(0-3)} \cdot c_0$

となる。

※リーアウト c 4, c 8, c 12, c 16を生成する。たとえば、

【 0038】キャリーバイパス回路(2CLA)6b-1では、

 $c_8 = G_{(4-7)} + P_{(4-7)} \cdot G_{(0-3)} + P_{(4-7)} \cdot P_{(0-3)} \cdot c_0$

となる。

【 0039】キャリーバイパス回路 (3CIA) 6b-2では、

 $c_{12}=G(8-11)+P(8-11)\cdot G(4-7)+P(8-11)\cdot P(4-7)\cdot G(0-3)$ $+P(8-11) \cdot P(4-7) \cdot P(0-3) \cdot c_0$

となる。

【 0 0 4 0 】キャリーバイパス回路 (4CLA) 6b-3では、

 $c_{16} = G_{(12-15)} + P_{(12-15)} \cdot G_{(8-11)} + P_{(12-15)} \cdot P_{(8-11)} \cdot G_{(4-7)}$ $+P_{(12-15)} \cdot P_{(8-11)} \cdot P_{(4-7)} \cdot G_{(0-3)} + P_{(12-15)} \cdot P_{(8-11)}$ P(4-7) P(0-3) C 0

となる。

【0041】ここで、coからc32までのキャリーの伝 搬遅延時間を考える場合、二つの32ビット数a 及びb と キャリーインc o とが同時に入力された場合のクリティ カルパスは、最下位の4 ビット 加算器 (ADD) 6a-0 への加 算対象である二つの32ビット数a及びbの入力から4ビ ット 加算器 (ADD) 6a-0 , 4 ビット 分のキャリ 一生成/伝 搬信号生成回路 (4CP) 6c-0,キャリ ーバイパス回路 (4CLA) 6b-3, 同じく6b-7(4CLA)へと信号通過するパスである。

成するのは、キャリーバイパス回路6b-7(4CIA)の1 段の みであるが、キャリーアウト c 16を生成するキャリーバ イパス回路6b-3(4CIA)への入力であるキャリー生成信号 G() 及びキャリー伝搬信号P() がキャリーインco よりも遅いためである。

[0042]

【 発明が解決しようとする課題】以上のように構成され 動作する階層的にキャリ ールックアヘッド 方式を用いた 従来の加算器では、キャリーをバイパスする回路の内の

*ャリー生成/伝搬信号生成回路 (4GP) 6c-4, 6c-5, 6c-6, 6c-7及びそれより下位側のキャリー生成/伝搬信号 生成回路 (4GP) 6c-4, 6c-5, 6c-6, 6c-7が生成した1 ビ ット, 2ビット, 3ビット, 4ビットのキャリー生成信 号G()(G(16-19), G(20-23), G

(24-27), G(28-31))とキャリー伝搬信号P() (P (16-19), P(20-23), P(24-27), P(28-31))とを入力と してキャリーをバイパスする。

【0032】なお、最終段以外の各キャリーバイパス回 路(1CLA, 2CLA, 3CLA, 4CLA, 1CLA, 2CLA, 3CLA)6b-0, 6 b-1, 6b-2, 6b-3, 6b-4, 6b-5, 6b-6がバイパスしたキ ャリーアウト 信号c 4, c 8 …c 28はそれぞれ次段の4 ビ ット 加算器 (ADD) 6a-1, 6a-2…6a-7にキャリ ーイン信号 として入力され、初段の4 ビット 加算器 (ADD) 6a-0 には キャリーイン信号c o が与えられる。

【 0033】4ビット分のキャリー生成/伝搬信号生成 回路 (4GP) 6c-0, 6c-1 …6c-7では、前述の式 (5) 及び (6) と同じ演算が実行される。たとえば、最下位の4 ビ ット 分のキャリ 一生成/伝搬信号生成回路 (4GP) 6c-0 で は、以下の演算を実行する。

[0034]

刻が均衡せず、加算器のキャリー伝播をより高速化する 上での障害となっている。

【 0043】本発明はこのような事情に鑑みてなされたものであり、階層的にキャリールックアヘッド 方式を用いる加算器において、キャリー伝搬をより 高速化することを目的とする。

[0044]

【 課題を解決するための手段】本発明に係るキャリール ックアヘッド加算器は、加算対象である2 組のi ビット の入力信号と、下位桁からのキャリーイン信号とから、 i ビットの和出力と、i ビットのキャリー生成信号と、 i ビットのキャリー伝搬信号とを生成する複数の第1の 演算回路に対して、それぞれが各第1の演算回路が生成 するi ビットのキャリー生成信号と、i ビットのキャリ 一伝搬信号とを入力とし、i ビット 分のキャリ 一生成信 号とi ビット分のキャリー伝搬信号とを生成する複数の 第2の演算回路と、それぞれが」ビットのキャリー生成 信号と、j ビットのキャリー伝搬信号と、下位桁からの キャリーイン信号とから、上位桁へのキャリーアウト信 号を生成する複数の第3の演算回路とでキャリールック 20 アヘッド 方式が階層的に用いられ、複数の第3 の演算回 路が、相互に入力のビット 数」 が異なり、且つ共通のキ ャリーイン信号が与えられる複数のグループを構成し、 各グループ内の最大の入力ビット 数の第3 の演算回路の キャリーアウト 信号が上位桁側のグループのキャリーイ ン信号として順次与えられ、最下位桁側に位置するグル ープを構成する第3の演算回路の数が最上位桁側を除く 他の全てのグループ中で最小となるようにキャリーイン 信号が与えられる。

[0045]

【 作用】本発明に係るキャリ ールックアヘッド 加算器で は、加算対象である2組のi ビットの入力信号が下位桁 からのキャリーイン信号と第1の演算回路で加算され、 i ビットの和出力と、i ビットのキャリー生成信号と、 i ビットのキャリー伝搬信号とが生成される。各第1の 演算回路が生成したi ビットのキャリー生成信号と、i ビットのキャリー伝搬信号とは各第1の演算回路に対応 する第2の演算回路に入力されてi ビット 分のキャリー 生成信号とi ビット 分のキャリ 一伝搬信号とが生成され る。これらはj ビットのキャリー生成信号と、j ビット のキャリー伝搬信号と、下位桁からのキャリーイン信号 としてそれぞれが複数の第3の演算回路に入力されて上 位桁へのキャリーアウト 信号が生成される。この際、最 下位桁側に位置する第3の演算回路のグループを構成す る第3の演算回路の数が最上位桁側を除く全ての第3の 演算回路のグループの中で最小と なるよう に構成されて いるので、下位桁側に配置されている第3の回路がキャ リー信号をバイパスさせることによる入力信号の到達時 刻を均衡させ、加算器のキャリー伝搬が高速化される。 [0046]

【 実施例】以下、本発明をその実施例を示す図面に基づいて詳述する。

【 0047】図4 は本発明に係る階層的にキャリールックアヘッド方式を用いた 32ビット キャリールックアヘッド 加算器の一構成例を示すブロック図である。

【 0 0 4 8 】図4 において、参照符号 1a-0, 1a-1…1a-7 はいずれも 4 ビット 加算器 (ADD) 1a-0, 1a-1 …1a-7はそれぞれ、キャリーインc(co,co,co,co,co,co) と共に加算対象である二つの4 ビット 数a(a o-3, a 4-7 …a 28-32)及びb(b o-3, b 4-7 …b 28-32)を加算し、4 ビットのキャリー生成信号G(Go-3, G4-7 …G28-32), 4 ビットのキャリー伝搬信号P(P o-3, P 4-7 …P 28-32)及び 4 ビットの和s(so-3, so-3, s

【 0 0 4 9 】参照符号1c-0, 1c-1…1c-7はキャリールッ クアヘッド1階層目の回路である4ビット分のキャリー 生成/伝搬信号生成回路 (4GP) である。これらの各キャ リー生成/伝搬信号生成回路 (4GP)1c-0, 1c-1 …1c-7 は、それぞれ対応する4 ビット 加算器 1a-0, 1a-1…1a-7 (ADD) が生成した4 ビット のキャリ 一生成信号G(G 0-3, G4-7 …G28-32) と4 ビット のキャリ 一伝搬信号 P(Po-3, P4-7 ··· P28-32)とから、4 ビット分のキ ャリ 一生成信号G() (G(0-3), G(4-7) … G(28-32)) と4 ビット 分のキャリ 一伝播信号P () (P(0-3),P(4-7) …P(28-32))とを生成する。 【 0 0 5 0 】また、参照符号1b-0, 1b-1…1b-7はキャリ ールックアヘッド2階層目の回路であるキャリーバイパ ス回路(ICIA, ICIA, 2CIA, 3CIA, ICIA, 2CIA, 3CIA, 4 CLA)である。これらの各キャリーバイパス回路 (1CLA, 1 CLA, 2CLA, 3CLA, 1CLA, 2CLA, 3CLA, 4CLA) 1b-0, 1b-1 …1b-7は、それぞれ対応するキャリーバイパス回路 1b-0, 1b-1···1b-7(4GP) が生成した1, 1, 2, 3, 1, 2, 3, 4ビットのキャリー生成信号G()(G(0-3), G(4-7) …G(28-32))とキャリー伝搬信号P() (P(0-3), P (4-7) ···P(28-32))とを入力してキャリーをバイパス

【 0 0 5 1 】キャリーバイパス回路 (1CIA) 1b-0にはキャリーイン信号c o が、キャリーバイパス回路 (1CIA, 2CLA, 3CIA) 1b-1, 1b-1, 1b-3にはキャリーバイパス回路 (1CIA) 1b-0からのキャリーアウト信号c o がキャリーイン信号として、キャリーバイパス回路 (1CIA, 2CIA, 3CIA, 4CIA) 1b-4, 1b-5, 1b-6, 1b-7にはキャリーバイパス回路 (3CIA) 1b-3からのキャリーアウト信号c o がキャリーイン信号としてそれぞれ入力されている。

【 0052】そして、キャリーバイパス回路 (1CIA) 1b-0 にはキャリー生成/伝搬信号生成回路 (4CP) 1c-0 からのキャリー生成信号G (0-3) とキャリー伝搬信号P (0-3) とが、キャリーバイパス回路 (1CIA) 1b-1にはキャリー生成/伝搬信号生成回路 (4CP) 1c-1 からのキャリー生成信

号G(4-7) とキャリー伝搬信号P(4-7) とが、キャリーバイパス回路(2CIA)1b-2にはキャリー生成/伝搬信号生成回路(4GP)1c-1,1c-2 からのキャリー生成信号G(4-7) 及びG(8-11) とキャリー伝搬信号P(4-7) 及びP(8-11)とが、キャリーバイパス回路(2CIA)1b-3にはキャリー生成/伝搬信号生成回路(4GP)1c-1, 1c-2, 1c-3からのキャリー生成信号G(4-7), G(8-11)及びG(12-15) とキャリー伝搬信号P(4-7), P(8-11)及びP(12-15) とがそれぞれ入力されている。

【 0 0 5 3 】 更に、キャリーバイパス回路 (1CTA) 1b-4に 10 はキャリー生成/伝搬信号生成回路 (4GP) 1c-4 からのキャリー生成信号G (16-19) とキャリー伝搬信号P (16-19) とが、キャリーバイパス回路 (1CTA) 1b-5にはキャリー生成/伝搬信号生成回路 (4GP) 1c-4, 1c-5 からのキャリー生成信号G (16-19) 及びG (20-23) とキャリー 伝搬信号P (16-19) 及びP (20-23) とが、キャリーバイパス回路 (2CTA) 1b-6にはキャリー生成/伝搬信号生成回路 (4GP) 1c-4, 1c-5, 1c-6 からのキャリー生成信号G *

 $G_{(0-3)} = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0$

【 0057】P(0-3) =P3・P2・P1・P0 【 0058】また、キャリールックアヘッド2階層目の 回路であるキャリーバイパス回路(1CIA)1b-0では4ビット、同(1CIA)1b-1では8ビット、同(2CIA)1b-2では12ビット、同(3CIA)1b-3では16ビットそれぞれ上位へのキャリーアウトを生成する。たとえば、キャリーバイパス回路(1CIA)1b-0では、

 $%c_4 = G_{(0-3)} + P_{(0-3)} \cdot c_0$ となる。

[0056]

【 0 0 5 9 】キャリーバイパス回路 (1CIA) lb-1では、 c 8 =G(4-7) +P(4-7) · c 0 となる。

【 0060】キャリーバイパス回路 (2CLA) 1b-2では、

 $c_{12} = G(8-11) + P(8-11) \cdot G(4-7) + P(8-11) \cdot P(4-7) \cdot c_0$

となる。

30 【 0 0 6 1 】 キャリ ーバイパス 回路 (3CIA) 1b-3では、 c 16 = G(12-15) + P(12-15) ・ G(8-11) + P(12-15) ・ P(8-11) ・ G(4-7) + P(12-15) ・ P(8-11) ・ P(4-7) ・ c 0

となる。

【 0 0 6 2 】 ここで、c o からc 32までのキャリーの伝 搬遅延時間を考える場合、二つの 32ビット 数a 及びb と キャリーインc o とが同時に入力された場合のクリティカルパスは、最下位から2番目の4ビット 加算器 (ADD) 1 a-1 への二つの32ビット 数a 及びb の入力から4ビット 加算器 (ADD) 1a-1,4ビット 分のキャリー生成/伝搬信号 40 生成回路 (4GP) 1c-1,キャリーバイパス回路1b-3 (3CIA),同じく1b-7(4CIA)へと信号が通過するパスである。これは、c 16からc 32を生成するのは、キャリーバイパス回路1b-7(4CIA)の1 段のみであるが、c 16を生成するキャリーバイパス回路1b-3 (3CIA)への入力G() 及びP() がc 4 よりも遅いためである。

【 0063】ところで、c 16を生成する回路は、図3 に 示されている従来の回路の場合はキャリーバイパス回路 (4CLA)6b-3であり、この回路へのクリティカルな入力G (0-3) 及びP(0-3) が4 個のキャリーバイパス回路(1CL 50 A, 2CIA, 3CIA, 4CIA) 6b-0,6b-1, 6b-2, 6b-3に接続されているのに対して、図4に示されている構成の本発明の回路では、c 16を生成するキャリーバイパス回路(3CIA) 1b-3へのクリティカルな入力G(4-7)及びP(4-7)は3個のキャリーバイパス回路(1CIA, 2CIA, 3CIA) 1b-1,1b-2, 1b-3に接続されているため、配線長はより短く、負荷容量も少ない。

【 0 0 6 4 】ここで、キャリーバイパス回路 (2CIA) 1b-2 と同 (3CIA) 1b-3とを比較してみる。図5 及び図6 はそれぞれキャリーバイパス回路 (4CIA) 1b-7と同 (3CIA) 1b-3とを MOSトランジスタで構成した場合の回路図を示している。

【 0065】図5及び図6において、参照符号p1, p2 ···, p11, p12···はp型 MOSトランジスタを、n1, n2···, n11, n12···はn型 MOSトランジスタをそれぞれ示す。 【 0066】図5に示されているように、キャリーバイパス回路(4CIA)1b-7では、G() が入力されるp型 MOS

10 *(16-19), G(20-23) 及びG(24-27) とキャリー伝搬信号

P(16-19), P(20-23) 及びP(24-27) とが、キャリーバ

イパス回路 (2CLA) 1b-7にはキャリー生成/伝搬信号生成

回路 (4GP) 1c-4,1c-5,1c-6,1c-7 からのキャリ 一生成

信号G(16-19), G(20-23), G(24-27) 及びG(28-31) と

キャリー伝搬信号P(16-19), P(20-23), P(24-27) 及びP(28-31) とがそれぞれ入力されている。
【0054】即ち、最下位桁側である初段側から順に、1個のキャリーバイパス回路(1CIA)1b-0、3個のキャリーバイパス回路(1CIA, 2CIA, 3CIA)1b-1, 1b-1, 1b-3、4個のキャリーバイパス回路(1CIA, 2CIA, 3CIA, 4CIA)1b-4,1b-5, 1b-6, 1b-7がグループ化されている。

【 0 0 5 5 】 4 ビット 分のキャリー生成/伝搬信号生成 回路 (4GP) 1c-0, 1c-1 …1c-7では、式 (5) 及び (6) と同 じ演算が実行される。たとえば、最下位の4 ビット 分の キャリー生成/伝搬信号生成回路 (4GP) 1c-0 では、以下 の演算を実行する。

トランジスタ P1, P2, P3, P4が直列に4 個必要である。 しかし、図6 に示されているように、キャリーバイパス 回路 (3CIA) 1b-3ではP11, P12, P13 が直列に3 個で済 む。これはP() が入力されるn型 MOSトランジスタに 関しても同様である。このため、同等の大きさの MOSトランジスタで構成した場合には、キャリーバイパス回路 (4CIA) 1b-7よりも同 (3CIA) 1b-3の方がG() 及びP() の入力から出力までの遅延は小さい。

【0067】なお、上記実施例では32ビットのキャリールックアヘッド加算器について説明したが、32ビット以 10外のビット数の加算器にも本発明が適用可能であることは言うまでもない。また、キャリールックアヘッド1階層目を構成するビット数が4ビット均一である場合を示したが、他のビット数でもよく、更に均一である必要もない。また、加算器のキャリールックアヘッドの階層が3階層以上であってもよい。

[.0068]

【 発明の効果】以上に詳述した如く、本発明のキャリールックアヘッド加算器によれば、初段に位置するキャリールックアヘッド上位階層のグループを構成する下位階 20層のグループの数が最終段を除く全ての上位階層のグループの中で最小となるように構成されているので、クリ

12

ティカルパスとなる信号線の配線長が短くなり、負荷容量が低減し、回路規模が縮小され、このためキャリー伝搬が高速化されるなどの優れた効果を奏する。

【図面の簡単な説明】

【 図1 】 32ビットリップルキャリー加算器の従来の構成例を示すブロック図である。

【 図2 】キャリールックアヘッド方式の32ビット加算器 の従来の構成例を示すブロック図である。

【 図3 】階層的にキャリールックアヘッド方式を用いた 32ビット加算器の従来の構成を示すブロック図である。

【 図4 】本発明に係る階層的にキャリールックアヘッド 方式を用いた32ビットキャリールックアヘッド加算器の 一構成例を示すブロック図である。

【 図5 】 キャリーバイパス回路 (4CLA)を MOSh ランジス タで構成した場合の回路図である。

【 図6 】キャリーバイパス回路 (3CLA)を MOSトランジスタで構成した場合の回路図である。


【符号の説明】

la-1, la-2··· 加算器 (ADD)


1b-0, 1b-1… キャリーバイパス回路 (4CIA)

1c-0, 1c-1… キャリー生成/伝搬信号生成回路(4Gp)


【図1】




【図2】




【図3】



【 図4 】



【図5】



【図6】

